首页-新闻-新品-文库方案-视频-下载-商城-座谈-培训-工具-博客-论坛-百科-GEC

设为首页网站地图加入收藏

首页 > 看开发 > Vivado DRC（设计规则检查）概述

Vivado DRC（设计规则检查）概述

视频排行榜

播放次数：1450

标签：Xilinx Vivado DRC 设计规则检查设计约束 methodology_checks FPGA开发工具通信

简介：通过本视频了解Vivado 2013.3中的DRC（设计规则检查），以及如何在设计约束中检查问题；如何识别出性能瓶颈以及“methodology_checks 和 timing_checks两个命令的使用方法。

声明：本网站原创内容，如需转载，请注明出处；本网站转载的内容（文章、图片、视频）等资料版权归原网站所有。如我们采用了您不宜公开的文章或图片，未能及时和您确认，避免给双方造成不必要的经济损失，请电邮联系我们，以便迅速采取适当处理措施；欢迎投稿，邮箱： editors@eccn.com。

[上一篇：]Vivado IP约束介绍

[下一篇：]如何使用Xilinx SDK调试Linux应用

分享到：