首页-新闻-新品-文库方案-视频-下载-商城-座谈-培训-工具-博客-论坛-百科-GEC

设为首页 网站地图 加入收藏

首页 > 看开发 > Vivado DRC(设计规则检查)概述

Vivado DRC(设计规则检查)概述

播放次数:1339

标签:XilinxVivadoDRC设计规则检查设计约束methodology_checksFPGA开发工具通信

简介:通过本视频了解Vivado 2013.3中的DRC(设计规则检查),以及如何在设计约束中检查问题;如何识别出性能瓶颈以及“methodology_checks 和 timing_checks两个命令的使用方法。

 
  • 分享到: