点播:1622次
标签:XilinxUltraFastVivadoHDL编码物理约束FPGA开发环境和工具FPGA应用开发
简介:通过本视频,您将深入地学习到以下内容:1.针对硬件的HDL编码建议;2.建立和验证约束的最佳实例;3. 如何针对一些物理约束(如时钟、引脚规划以及布局布线等)使用规划和分析工具以获得最佳性能。如果您是Vivado或者FPGA的新用户,这个视频对您来说将是一个不错的掌握全新设计方法的教学视频。
上一篇:【利用ADI的工业电池解决方案优化电源】
下一篇:【基于Zynq SoC的EyeTech眼球跟踪系统演示】
分享到: